Intel 8255A - Descrizione pin
Diamo prima un'occhiata al diagramma dei pin di Intel 8255A -
Parliamo ora della descrizione funzionale dei pin nell'8255A.
Buffer bus dati
È un buffer a 8 bit a tre stati, utilizzato per interfacciare il microprocessore al bus dati di sistema. I dati vengono trasmessi o ricevuti dal buffer secondo le istruzioni della CPU. Anche le parole di controllo e le informazioni di stato vengono trasferite utilizzando questo bus.
Logica di controllo lettura / scrittura
Questo blocco è responsabile del controllo del trasferimento interno / esterno di dati / controllo / parola di stato. Accetta l'input dall'indirizzo della CPU e dai bus di controllo e, a sua volta, invia il comando a entrambi i gruppi di controllo.
CS
È l'acronimo di Chip Select. Un BASSO su questo ingresso seleziona il chip e abilita la comunicazione tra l'8255A e la CPU. È collegato all'indirizzo decodificato e A 0 e A 1 sono collegati alle linee di indirizzo del microprocessore.
Il loro risultato dipende dalle seguenti condizioni:
CS | A 1 | A 0 | Risultato |
---|---|---|---|
0 | 0 | 0 | PORTA A |
0 | 0 | 1 | PORTA B |
0 | 1 | 0 | PORTA C |
0 | 1 | 1 | Registro di controllo |
1 | X | X | Nessuna selezione |
WR
Sta per scrivere. Questo segnale di controllo abilita l'operazione di scrittura. Quando questo segnale diventa basso, il microprocessore scrive in una porta I / O selezionata o in un registro di controllo.
RIPRISTINA
Questo è un segnale alto attivo. Cancella il registro di controllo e imposta tutte le porte nella modalità di input.
RD
Sta per leggere. Questo segnale di controllo abilita l'operazione di lettura. Quando il segnale è basso, il microprocessore legge i dati dalla porta I / O selezionata dell'8255.
A 0 e A 1
Questi segnali di ingresso funzionano con RD, WR e uno dei segnali di controllo. Di seguito è riportata la tabella che mostra i vari segnali con il loro risultato.
A 1 | A 0 | RD | WR | CS | Risultato |
---|---|---|---|---|---|
0 | 0 | 0 | 1 | 0 | Input Operation PORTA A → Bus dati |
0 | 1 | 0 | 1 | 0 | PORTA B → Bus dati |
1 | 0 | 0 | 1 | 0 | PORTA C → Bus dati |
0 | 0 | 1 | 0 | 0 | Output Operation Bus dati → PORT A |
0 | 1 | 1 | 0 | 0 | Bus dati → PORT A |
1 | 0 | 1 | 0 | 0 | Bus dati → PORTA B |
1 | 1 | 1 | 0 | 0 | Bus dati → PORT D |