Design VLSI - Inverter MOS
L'inverter è veramente il nucleo di tutti i progetti digitali. Una volta comprese chiaramente il suo funzionamento e le sue proprietà, la progettazione di strutture più complesse come porte NAND, sommatori, moltiplicatori e microprocessori è notevolmente semplificata. Il comportamento elettrico di questi circuiti complessi può essere ricavato quasi completamente estrapolando i risultati ottenuti per gli inverter.
L'analisi degli inverter può essere estesa per spiegare il comportamento di gate più complessi come NAND, NOR o XOR, che a loro volta costituiscono gli elementi costitutivi di moduli come moltiplicatori e processori. In questo capitolo, ci concentriamo su una singola incarnazione del gate inverter, essendo l'inverter CMOS statico o, in breve, l'inverter CMOS. Questo è sicuramente il più popolare al momento e quindi merita la nostra particolare attenzione.
Principio di funzionamento
Il simbolo logico e la tabella di verità dell'inverter ideale sono mostrati nella figura sotto riportata. Qui A è l'ingresso e B è l'uscita invertita rappresentata dalle loro tensioni di nodo. Utilizzando la logica positiva, il valore booleano della logica 1 è rappresentato da V dd e lo 0 logico è rappresentato da 0. V th è la tensione di soglia dell'inverter, che è V dd / 2, dove V dd è la tensione di uscita.
L'uscita viene commutata da 0 a V dd quando l'ingresso è inferiore a V th . Quindi, per 0 <V in <V th l' uscita è uguale all'ingresso logico 0 e V th <V in <V dd è uguale all'ingresso logico 1 per l'inverter.
Le caratteristiche mostrate in figura sono ideali. La struttura circuitale generalizzata di un inverter nMOS è mostrata nella figura seguente.
Dalla figura data, possiamo vedere che la tensione di ingresso dell'inverter è uguale alla tensione gate to source del transistor nMOS e la tensione di uscita dell'inverter è uguale alla tensione drain to source del transistor nMOS. La tensione da sorgente a substrato di nMOS è anche chiamata driver per transistor che è collegato a terra; quindi V SS = 0. Il nodo di uscita è collegato con una capacità concentrata utilizzata per VTC.
Inverter per carico resistivo
La struttura di base di un inverter con carico resistivo è mostrata nella figura riportata di seguito. Qui, il tipo di miglioramento nMOS funge da transistor driver. Il carico è costituito da un semplice lineare resistore R L . L'alimentazione del circuito è V DD e la corrente di pozzo D è uguale alla corrente di carico R .
Funzionamento del circuito
Quando l'ingresso del transistor del driver è inferiore alla tensione di soglia V TH (V in <V TH ), il transistor del driver si trova nella regione di taglio e non conduce alcuna corrente. Quindi, la caduta di tensione attraverso il resistore di carico è ZERO e la tensione di uscita è uguale a V DD . Ora, quando la tensione di ingresso aumenta ulteriormente, il transistor del driver inizierà a condurre la corrente diversa da zero e nMOS andrà nella regione di saturazione.
Matematicamente,
$$ I_ {D} = \ frac {K_ {n}} {2} \ left [V_ {GS} -V_ {TO} \ right] ^ {2} $$
Aumentando ulteriormente la tensione di ingresso, il transistor driver entrerà nella regione lineare e l'uscita del transistor driver diminuirà.
$$ I_ {D} = \ frac {K_ {n}} {2} 2 \ left [V_ {GS} -V_ {TO} \ right] V_ {DS} -V_ {DS} ^ {2} $$
VTC dell'invertitore di carico resistivo, mostrato di seguito, indica la modalità di funzionamento del transistor del driver e dei punti di tensione.
Inverter con carico MOSFET di tipo N.
Il vantaggio principale dell'utilizzo del MOSFET come dispositivo di carico è che l'area di silicio occupata dal transistor è minore dell'area occupata dal carico resistivo. Qui, MOSFET è carico attivo e l'inverter con carico attivo offre prestazioni migliori rispetto all'inverter con carico resistivo.
Miglioramento Carica NMOS
Nella figura sono mostrati due inverter con dispositivo di carico di tipo potenziato. Il transistore di carico può essere azionato, nella regione di saturazione o nella regione lineare, a seconda della tensione di polarizzazione applicata al suo terminale di gate. L'inverter del carico potenziato saturo è mostrato in fig. (un). Si richiede una tensione di alimentazione singola e semplice processo di fabbricazione e quindi V OH è limitata alla V DD - V T .
L'invertitore di carico di miglioramento lineare è mostrato in fig. (b). Funziona sempre in regione lineare; quindi il livello V OH è uguale a V DD .
L'inverter a carico lineare ha un margine di rumore più elevato rispetto all'inverter con potenziamento saturo. Ma lo svantaggio dell'inverter a miglioramento lineare è che richiede due alimentatori separati ed entrambi i circuiti soffrono di un'elevata dissipazione di potenza. Pertanto, gli inverter di potenziamento non vengono utilizzati in applicazioni digitali su larga scala.
Esaurimento Carica NMOS
Gli svantaggi dell'invertitore di carico di potenziamento possono essere superati utilizzando l'inverter di carico a svuotamento. Rispetto all'invertitore del carico di potenziamento, l'inverter del carico di svuotamento richiede pochi passaggi di fabbricazione in più per l'impianto del canale per regolare la tensione di soglia del carico.
I vantaggi dell'inverter del carico di esaurimento sono: transizione VTC netta, migliore margine di rumore, alimentazione singola e area di layout complessiva più piccola.
Come mostrato in figura, il gate e il terminale di source del carico sono collegati; Quindi, V GS = 0. Pertanto, la tensione di soglia del carico è negativa. Quindi,
$$ V_ {GS, load}> V_ {T, load} $$ è soddisfatto
Pertanto, il dispositivo di carico ha sempre un canale di conduzione indipendentemente dal livello di tensione di ingresso e di uscita.
Quando il transistor di carico è nella regione di saturazione, la corrente di carico è data da
$$ I_ {D, load} = \ frac {K_ {n, load}} {2} \ left [-V_ {T, load} \ left (V_ {out} \ right) \ right] ^ {2} $ $
Quando il transistor di carico è nella regione lineare, la corrente di carico è data da
$$ I_ {D, load} = \ frac {K_ {n, load}} {2} \ left [2 \ left | V_ {T, carica} \ left (V_ {out} \ right) \ right |. \ Left (V_ {DD} -V_ {out} \ right) - \ left (V_ {DD} -V_ {out} \ right ) ^ {2} \ right] $$
Le caratteristiche di trasferimento della tensione dell'inverter del carico a esaurimento sono mostrate nella figura sotto riportata:
Inverter CMOS - Circuito, funzionamento e descrizione
Il circuito dell'inverter CMOS è mostrato in figura. Qui, i transistor nMOS e pMOS funzionano come transistor driver; quando un transistor è acceso, l'altro è spento.
Questa configurazione è chiamata complementary MOS (CMOS). L'ingresso è collegato al terminale di gate di entrambi i transistor in modo tale che entrambi possano essere pilotati direttamente con tensioni di ingresso. Il substrato del nMOS è collegato a terra e il substrato del pMOS è collegato all'alimentazione, V DD .
Quindi V SB = 0 per entrambi i transistor.
$$ V_ {GS, n} = V_ {in} $$
$$ V_ {DS, n} = V_ {out} $$
E,
$$ V_ {GS, p} = V_ {in} -V_ {DD} $$
$$ V_ {DS, p} = V_ {out} -V_ {DD} $$
Quando l'ingresso di nMOS è inferiore alla tensione di soglia (V in <V TO, n ), nMOS viene interrotto e pMOS si trova nella regione lineare. Quindi, la corrente di drenaggio di entrambi i transistor è zero.
$$ I_ {D, n} = I_ {D, p} = 0 $$
Pertanto, la tensione di uscita V OH è uguale alla tensione di alimentazione.
$$ V_ {out} = V_ {OH} = V_ {DD} $$
Quando la tensione di ingresso è maggiore di V DD + V TO, p , il transistor pMOS è nella regione di cutoff e nMOS è nella regione lineare, quindi la corrente di drain di entrambi i transistor è zero.
$$ I_ {D, n} = I_ {D, p} = 0 $$
Pertanto, la tensione di uscita V OL è uguale a zero.
$$ V_ {out} = V_ {OL} = 0 $$
Il nMOS opera nella regione di saturazione se V in > V TO e se sono soddisfatte le seguenti condizioni.
$$ V_ {DS, n} \ geq V_ {GS, n} -V_ {TO, n} $$
$$ V_ {out} \ geq V_ {in} -V_ {TO, n} $$
Il pMOS opera nella regione di saturazione se V in <V DD + V TO, pe se sono soddisfatte le seguenti condizioni.
$$ V_ {DS, p} \ leq V_ {GS, p} -V_ {TO, p} $$
$$ V_ {out} \ leq V_ {in} -V_ {TO, p} $$
Per valori diversi delle tensioni di ingresso, le regioni operative sono elencate di seguito per entrambi i transistor.
| Regione | V in | V fuori | nMOS | pMOS |
|---|---|---|---|---|
| UN | <V TO, n | V OH | Tagliato fuori | Lineare |
| B | V IL | Alto ≈ V OH | Saturazione | Lineare |
| C | V th | V th | Saturazione | Saturazione |
| D | V IH | Basso ≈ V OL | Lineare | Saturazione |
| E | > (V DD + V TO, p ) | V OL | Lineare | Tagliato fuori |
Il VTC di CMOS è mostrato nella figura seguente:
