555 Timer
Il 555 Timer IC ha preso il nome dai tre $5K\Omega$resistori utilizzati nella sua rete di partitori di tensione. Questo CI è utile per generare ritardi e oscillazioni precisi. Questo capitolo spiega in dettaglio il timer 555.
Diagramma dei pin e diagramma funzionale
In questa sezione, discutiamo prima del diagramma dei pin del 555 Timer IC e poi del suo diagramma funzionale.
Diagramma dei pin
Il 555 Timer IC è un mini Dual-Inline Package (DIP) a 8 pin. Ilpin diagram di un timer IC 555 è mostrato nella figura seguente:
Il significato di ogni pin è autoesplicativo dal diagramma sopra. Questo 555 Timer IC può essere azionato con un'alimentazione CC da + 5V a + 18V. È utile principalmente per generare filenon-sinusoidal forme d'onda come quadrato, rampa, impulso e così via
Diagramma funzionale
La rappresentazione pittorica che mostra i dettagli interni di un timer 555 è nota come diagramma funzionale.
Il functional diagram di 555 Timer IC è mostrato nella figura seguente:
Si osservi che lo schema funzionale del timer 555 contiene una rete partitore di tensione, due comparatori, un flip-flop SR, due transistor e un inverter. Questa sezione discute in dettaglio lo scopo di ogni blocco o componente:
Rete divisore di tensione
La rete del partitore di tensione è composta da tre $5K\Omega$ resistori collegati in serie tra la tensione di alimentazione $V_{cc}$ e terra.
Questa rete fornisce una tensione di $\frac{V_{cc} }{3}$ tra un punto e il suolo, se ne esiste uno solo $5K\Omega$resistore. Allo stesso modo, fornisce una tensione di$\frac{2V_{cc} }{3}$ tra un punto e il suolo, se ne esistono solo due $5K\Omega$ resistenze.
Comparatore
Il diagramma funzionale di un timer IC 555 è costituito da due comparatori: un comparatore superiore (UC) e un comparatore inferiore (LC).
Ricorda che a comparator confronta i due input che gli vengono applicati e produce un output.
Se la tensione presente al terminale non invertente di un amplificatore operazionale è maggiore della tensione presente al suo terminale invertente, l'uscita del comparatore sarà $+V_{sat}$. Questo può essere considerato comeLogic High ("1") nella rappresentazione digitale.
Se la tensione presente al terminale non invertente dell'amplificatore operazionale è inferiore o uguale alla tensione al suo terminale invertente, l'uscita del comparatore sarà $-V_{sat}$. Questo può essere considerato comeLogic Low ("0") nella rappresentazione digitale.
Flip-Flop SR
Ricorda che a SR flip-flopopera con transizioni di clock positive o transizioni di clock negative. Ha due ingressi: S e R e due uscite: Q (t) e Q (t) '. Le uscite, Q (t) e Q (t) 'si completano a vicenda.
La tabella seguente mostra il file state table di un flip-flop SR
| S | R | Q (t + 1) |
|---|---|---|
| 0 | 0 | Q (t) |
| 0 | 1 | 0 |
| 1 | 0 | 1 |
| 1 | 1 | - |
Qui, Q (t) e Q (t + 1) sono rispettivamente lo stato presente e lo stato successivo. Quindi, il flip-flop SR può essere utilizzato per una di queste tre funzioni come Hold, Reset e Set in base alle condizioni di ingresso, quando viene applicata una transizione positiva (negativa) del segnale di clock.
Le uscite del comparatore inferiore (LC) e del comparatore superiore (UC) vengono applicate come inputs of SR flip-flop come mostrato nel diagramma funzionale del 555 Timer IC.
Transistor e inverter
Lo schema funzionale di un timer IC 555 è costituito da un transistor npn $Q_{1}$ e un transistor pnp $Q_{2}$. Il transistor npn$Q_{1}$si accenderà se la sua tensione dalla base all'emettitore è positiva e maggiore della tensione di inserimento. In caso contrario, verrà disattivato.
Il transistor pnp $Q_{2}$ è usato come buffer per isolare l'ingresso di reset dal flip-flop SR e dal transistor npn $Q_{1}$.
Il inverter utilizzato nello schema funzionale di un IC Timer 555 non solo esegue l'azione di inversione, ma amplifica anche il livello di potenza.
Il 555 Timer IC può essere utilizzato in modalità monostabile per produrre un impulso in uscita. Allo stesso modo, può essere utilizzato in funzionamento stabile per produrre un'onda quadra in uscita.