Circuito integrato ad aggancio di fase
Circuito di aggancio fase (PLL)è uno dei blocchi vitali nei sistemi lineari. È utile nei sistemi di comunicazione come radar, satelliti, FM, ecc.
Questo capitolo tratta in dettaglio lo schema a blocchi di PLL e IC 565.
Diagramma a blocchi di PLL
Un Phase Locked Loop (PLL) è costituito principalmente da quanto segue three blocks -
- Rilevatore di fase
- Filtro passa basso attivo
- Oscillatore controllato in tensione (VCO)
Il block diagram di PLL è mostrato nella figura seguente -
L'uscita di un rilevatore di fase viene applicata come ingresso del filtro passa basso attivo. Allo stesso modo, l'uscita del filtro passa basso attivo viene applicata come ingresso del VCO.
Il working di un PLL è il seguente:
Phase detector produce una tensione continua, che è proporzionale alla differenza di fase tra il segnale di ingresso avente frequenza di $ f_ {in} $ e il segnale di feedback (uscita) avente frequenza di $ f_ {out} $.
UN Phase detector è un moltiplicatore e produce due componenti di frequenza alla sua uscita: somma delle frequenze $ f_ {in} $ e $ f_ {out} $ e differenza di frequenze $ f_ {in} $ & $ f_ {out} $.
Un active low pass filterproduce una tensione continua alla sua uscita, dopo aver eliminato la componente ad alta frequenza presente nell'uscita del rivelatore di fase. Inoltre amplifica il segnale.
UN VCOproduce un segnale con una certa frequenza, quando non è applicato alcun ingresso. Questa frequenza può essere spostata su entrambi i lati applicando una tensione CC ad essa. Pertanto, la deviazione di frequenza è direttamente proporzionale alla tensione CC presente all'uscita di un filtro passa basso.
Le operazioni di cui sopra hanno luogo fino a quando la frequenza VCO è uguale alla frequenza del segnale di ingresso. In base al tipo di applicazione, possiamo utilizzare l'uscita del filtro passa basso attivo o l'uscita di un VCO. I PLL sono usati in moltiapplications come demodulatore FM, generatore di clock ecc.
PLL opera in uno dei following three modes -
- Modalità di esecuzione gratuita
- Modalità di cattura
- Modalità di blocco
Inizialmente, PLL opera in free running modequando non viene applicato alcun input. Quando un segnale di ingresso con una certa frequenza viene applicato a PLL, la frequenza del segnale di uscita di VCO inizierà a cambiare. In questa fase, si dice che il PLL operi incapture mode. La frequenza del segnale di uscita del VCO cambierà continuamente fino a quando non sarà uguale alla frequenza del segnale di ingresso. Ora, si dice che PLL operi nellock mode.
IC 565
IC 565 è il circuito integrato ad aggancio di fase più comunemente usato. È un Dual-Inline Package (DIP) a 14 pin. Ilpin diagram di IC 565 è mostrato nella figura seguente:
Lo scopo di ogni pin è autoesplicativo dal diagramma sopra. Su 14 pin, solo 10 pin (numero pin da 1 a 10) vengono utilizzati per il funzionamento di PLL. Quindi, i restanti 4 pin (numero di pin da 11 a 14) sono etichettati con NC (nessuna connessione).
Il VCOproduce un'uscita al pin numero 4 di IC 565, quando i pin numeri 2 e 3 sono collegati a terra. Matematicamente, possiamo scrivere la frequenza di uscita, $ f_ {out} $ del VCO come.
$$ f_ {out} = \ frac {0.25} {R_VC_V} $$
dove,
$ R_ {V} $ è il resistore esterno collegato al pin numero 8
$ C_ {V} $ è il condensatore esterno collegato al pin numero 9
Scegliendo i valori appropriati di $ R_ {V} $ e $ C_ {V} $, possiamo fissare (determinare) la frequenza di uscita, $ f_ {out} $ di VCO.
Pin numbers 4 and 5devono essere cortocircuitati con un filo esterno in modo che l'uscita del VCO possa essere applicata come uno degli ingressi del rilevatore di fase.
IC 565 ha una resistenza interna di $ 3,6K \ Omega $. Un condensatore, C deve essere collegato tra i pin numeri 7 e 10 per fare alow pass filter con quella resistenza interna.
Si noti che secondo il requisito, dobbiamo configurare correttamente i pin di IC 565.