Circuiti digitali - Decoder
Decoderè un circuito combinatorio che ha 'n' linee di ingresso e massimo 2 n linee di uscita. Una di queste uscite sarà attiva Alta in base alla combinazione degli ingressi presenti, quando il decoder è abilitato. Ciò significa che il decoder rileva un codice particolare. Le uscite del decoder non sono altro che ilmin terms di 'n' variabili di input (righe), quando è abilitato.
Da 2 a 4 decodificatore
Lasciate da 2 a 4 il decoder ha due ingressi A 1 e A 0 e quattro uscite Y 3 , Y 2 , Y 1 e Y 0 . Ilblock diagram da 2 a 4 decoder è mostrato nella figura seguente.
Una di queste quattro uscite sarà "1" per ciascuna combinazione di ingressi quando abilitata, E è "1". IlTruth table da 2 a 4 decodificatore è mostrato di seguito.
| Abilitare | Ingressi | Uscite | ||||
|---|---|---|---|---|---|---|
| E | A1 | A0 | Y3 | Y2 | Y1 | Y0 |
| 0 | X | X | 0 | 0 | 0 | 0 |
| 1 | 0 | 0 | 0 | 0 | 0 | 1 |
| 1 | 0 | 1 | 0 | 0 | 1 | 0 |
| 1 | 1 | 0 | 0 | 1 | 0 | 0 |
| 1 | 1 | 1 | 1 | 0 | 0 | 0 |
Dalla tabella Truth, possiamo scrivere il file Boolean functions per ogni uscita come
$$ Y_ {3} = E.A_ {1} .A_ {0} $$
$$ Y_ {2} = E.A_ {1}. {A_ {0}} '$$
$$ Y_ {1} = E. {A_ {1}} ". A_ {0} $$
$$ Y_ {0} = E. {A_ {1}} ". {A_ {0}}" $$
Ogni output ha un termine di prodotto. Quindi, ci sono quattro termini di prodotto in totale. Possiamo implementare questi quattro termini di prodotto utilizzando quattro porte AND con tre ingressi ciascuna e due inverter. Ilcircuit diagram da 2 a 4 decoder è mostrato nella figura seguente.
Pertanto, le uscite da 2 a 4 decoder non sono altro che il min termsdi due variabili di ingresso A 1 e A 0 , quando abilitate, E è uguale a uno. Se abilitato, E è zero, quindi tutte le uscite del decoder saranno uguali a zero.
Allo stesso modo, il decodificatore da 3 a 8 produce otto termini minimi di tre variabili di ingresso A 2 , A 1 e A 0 e il decodificatore da 4 a 16 produce sedici termini minimi di quattro variabili di ingresso A 3 , A 2 , A 1 e A 0 .
Implementazione di decoder di ordine superiore
Ora, implementiamo i seguenti due decodificatori di ordine superiore utilizzando decodificatori di ordine inferiore.
- Decoder da 3 a 8
- Decodificatore da 4 a 16
Decodificatore da 3 a 8
In questa sezione, implementiamo 3 to 8 decoder using 2 to 4 decoders. Sappiamo che da 2 a 4 Decoder ha due ingressi, A 1 e A 0 e quattro uscite, da Y 3 a Y 0 . Considerando che da 3 a 8 Decoder ha tre ingressi A 2 , A 1 e A 0 e otto uscite, Y 7 a Y 0 .
Possiamo trovare il numero di decodificatori di ordine inferiore richiesti per l'implementazione di decodificatori di ordine superiore utilizzando la seguente formula.
$$ Richiesto \: numero \: of \: lower \: order \: decoders = \ frac {m_ {2}} {m_ {1}} $$
Dove,
$ m_ {1} $ è il numero di uscite del decodificatore di ordine inferiore.
$ m_ {2} $ è il numero di uscite del decodificatore di ordine superiore.
Qui $ m_ {1} $ = 4 e $ m_ {2} $ = 8. Sostituisci questi due valori nella formula precedente.
$$ Richiesto \: numero \: di \: 2 \: a \: 4 \: decoders = \ frac {8} {4} = 2 $$
Pertanto, abbiamo bisogno di due decodificatori da 2 a 4 per implementare un decodificatore da 3 a 8. Ilblock diagram da 3 a 8 decodificatori utilizzando da 2 a 4 decodificatori è mostrato nella figura seguente.
Gli ingressi paralleli A 1 e A 0 vengono applicati a ciascun decodificatore da 2 a 4. Il complemento dell'ingresso A 2 è collegato ad Enable, E del decodificatore inferiore 2 a 4 per ottenere le uscite, Y 3 a Y 0 . Queste sono lelower four min terms. L'ingresso A 2 è collegato direttamente ad Enable, E del decoder 2 superiore a 4 per ottenere le uscite, Y 7 a Y 4 . Queste sono lehigher four min terms.
Decodificatore da 4 a 16
In questa sezione, implementiamo 4 to 16 decoder using 3 to 8 decoders. Sappiamo che da 3 a 8 Decoder ha tre ingressi A 2 , A 1 e A 0 e otto uscite, da Y 7 a Y 0 . Considerando che, da 4 a 16 Decoder ha quattro ingressi A 3 , A 2 , A 1 e A 0 e sedici uscite, da Y 15 a Y 0
Conosciamo la seguente formula per trovare il numero di decoder di ordine inferiore richiesti.
$$ Richiesto \: numero \: of \: lower \: order \: decoders = \ frac {m_ {2}} {m_ {1}} $$
Sostituisci $ m_ {1} $ = 8 e $ m_ {2} $ = 16 nella formula precedente.
$$ Richiesto \: numero \: di \: 3 \: a \: 8 decodificatori = \ frac {16} {8} = 2 $$
Pertanto, abbiamo bisogno di due decodificatori da 3 a 8 per implementare un decodificatore da 4 a 16. Ilblock diagram da 4 a 16 decodificatori utilizzando da 3 a 8 decodificatori è mostrato nella figura seguente.
Gli ingressi paralleli A 2 , A 1 e A 0 vengono applicati a ciascun decodificatore da 3 a 8. Il complemento dell'ingresso, A3 è collegato ad Enable, E del decoder inferiore da 3 a 8 per ottenere le uscite, Y 7 a Y 0 . Queste sono lelower eight min terms. L'ingresso A 3 è collegato direttamente ad Enable, E del decoder 3 superiore a 8 per ottenere le uscite, Y 15 a Y 8 . Queste sono lehigher eight min terms.