Circuiti combinatori digitali
Combinational circuitsconsistono di porte logiche. Questi circuiti funzionano con valori binari. Le uscite del circuito combinatorio dipendono dalla combinazione degli ingressi presenti. La figura seguente mostra il fileblock diagram di circuito combinatorio.
Questo circuito combinatorio ha "n" variabili di input e "m" uscite. Ogni combinazione di variabili di input influenzerà gli output.
Procedura di progettazione di circuiti combinatori
Trova il numero richiesto di variabili di input e output dalle specifiche fornite.
Formulare il file Truth table. Se ci sono 'n' variabili di input, ci saranno 2n possibili combinazioni. Per ogni combinazione di input, trova i valori di output.
Trovare la Boolean expressionsper ogni uscita. Se necessario, semplifica queste espressioni.
Implementa le espressioni booleane precedenti corrispondenti a ciascun output utilizzando Logic gates.
Convertitori di codice
Abbiamo discusso vari codici nel capitolo codici denominati. I convertitori, che convertono un codice in un altro codice, sono chiamati comecode converters. Questi convertitori di codice sono fondamentalmente costituiti da porte logiche.
Esempio
Convertitore da codice binario a codice Gray
Implementiamo un convertitore, che converte un codice binario a 4 bit WXYZ nel suo codice Gray equivalente ABCD.
La tabella seguente mostra il file Truth table di un codice binario a 4 bit al convertitore di codice Gray.
| Codice binario WXYZ | WXYZ Gray codice ABCD |
|---|---|
| 0000 | 0000 |
| 0001 | 0001 |
| 0010 | 0011 |
| 0011 | 0010 |
| 0100 | 0110 |
| 0101 | 0111 |
| 0110 | 0101 |
| 0111 | 0100 |
| 1000 | 1100 |
| 1001 | 1101 |
| 1010 | 1111 |
| 1011 | 1110 |
| 1100 | 1010 |
| 1101 | 1011 |
| 1110 | 1001 |
| 1111 | 1000 |
Dalla tabella Truth, possiamo scrivere il file Boolean functions per ogni bit di uscita del codice Gray come di seguito.
$$ A = \ sum m \ sinistra (8,9,10,11,12,13,14,15 \ destra) $$
$$ B = \ sum m \ sinistra (4,5,6,7,8,9,10,11 \ destra) $$
$$ C = \ sum m \ sinistra (2,3,4,5,10,11,12,13 \ destra) $$
$$ D = \ sum m \ sinistra (1,2,5,6,9,10,13,14 \ destra) $$
Semplifichiamo le funzioni di cui sopra utilizzando 4 K-Maps variabili.
La figura seguente mostra il file 4 variable K-Map per semplificare Boolean function, A.
Raggruppando 8 adiacenti, abbiamo ottenuto $ A = W $.
La figura seguente mostra il file 4 variable K-Map per semplificare Boolean function, B.
Ci sono due gruppi di 4 adiacenti. Dopo il raggruppamento, otterremo B come
$$ B = {W} 'X + W {X}' = W \ oplus X $$
Allo stesso modo, dopo la semplificazione otterremo le seguenti funzioni booleane per C & D.
$$ C = {X} 'Y + X {Y}' = X \ oplus Y $$
$$ D = {Y} 'Z + Y {Z}' = Y \ oplus Z $$
La figura seguente mostra il file circuit diagram di codice binario a 4 bit al convertitore di codice Gray.
Poiché le uscite dipendono solo dagli ingressi presenti, questo convertitore da codice binario a codice Gray a 4 bit è un circuito combinatorio. Allo stesso modo, puoi implementare altri convertitori di codice.
Generatore di bit di parità
Esistono due tipi di generatori di bit di parità basati sul tipo di bit di parità generato. Even parity generatorgenera un bit di parità pari. Allo stesso modo,odd parity generator genera un bit di parità dispari.
Even Parity Generator
Ora, implementiamo un generatore di parità pari per un ingresso binario a 3 bit, WXY. Genera un bit di parità pari, P. Se un numero dispari di unità è presente nell'ingresso, il bit di parità pari, P dovrebbe essere "1" in modo che la parola risultante contenga un numero pari di unità. Per altre combinazioni di input, anche il bit di parità, P dovrebbe essere "0". La tabella seguente mostra il fileTruth table del generatore di parità pari.
| Ingresso binario WXY | Even Parity bit P |
|---|---|
| 000 | 0 |
| 001 | 1 |
| 010 | 1 |
| 011 | 0 |
| 100 | 1 |
| 101 | 0 |
| 110 | 0 |
| 111 | 1 |
Dalla tabella della verità sopra, possiamo scrivere il file Boolean function per parità pari bit come
$$ P = {W} '{X}' Y + {W} 'X {Y}' + W {X} '{Y}' + WXY $$
$ \ Freccia destra P = {W} '\ sinistra ({X}' Y + X {Y} '\ destra) + W \ sinistra ({X}' {Y} '+ XY \ destra) $
$ \ Freccia destra P = {W} '\ sinistra (X \ oplus Y \ destra) + W {\ sinistra (X \ oplus Y \ destra)}' = W \ oplus X \ oplus Y $
La figura seguente mostra il file circuit diagram del generatore di parità pari.
Questo circuito è composto da due Exclusive-OR gatescon due ingressi ciascuno. La prima porta ExclusiveOR ha due ingressi W e X e produce un'uscita W ⊕ X. Questa uscita è data come un ingresso della seconda porta Exclusive-OR. L'altro ingresso di questa seconda porta OR esclusivo è Y e produce un'uscita di W ⊕ X ⊕ Y.
Generatore di parità dispari
Se nell'ingresso è presente un numero pari di unità, il bit di parità dispari, P dovrebbe essere "1" in modo che la parola risultante contenga un numero dispari di unità. Per altre combinazioni di input, bit di parità dispari, P dovrebbe essere "0".
Seguire la stessa procedura del generatore di parità pari per implementare il generatore di parità dispari. Ilcircuit diagram del generatore di parità dispari è mostrato nella figura seguente.
Lo schema elettrico sopra è costituito dalla porta Ex-OR nel primo livello e dalla porta Ex-NOR nel secondo livello. Poiché la parità dispari è esattamente opposta alla parità pari, possiamo posizionare un inverter all'uscita del generatore di parità pari. In tal caso, il primo e il secondo livello contengono una porta ExOR in ogni livello e il terzo livello è costituito da un inverter.
Controllo di parità
Esistono due tipi di controlli di parità basati sul tipo di parità da controllare. Even parity checkercontrolla l'errore nei dati trasmessi, che contengono bit di messaggio insieme alla parità pari. Allo stesso modo,odd parity checker controlla l'errore nei dati trasmessi, che contengono bit di messaggio insieme a parità dispari.
Anche il controllo di parità
Ora, implementiamo un circuito di controllo della parità pari. Supponiamo che un ingresso binario a 3 bit, WXY sia trasmesso insieme a un bit di parità pari, P. Quindi, la parola risultante (dati) contiene 4 bit, che verranno ricevuti come ingresso del controllore di parità pari.
Genera un file even parity check bit, E. Questo bit sarà zero, se i dati ricevuti contengono un numero pari di uno. Ciò significa che non ci sono errori nei dati ricevuti. Questo bit di controllo della parità pari sarà uno, se i dati ricevuti contengono un numero dispari di uno. Ciò significa che c'è un errore nei dati ricevuti.
La tabella seguente mostra il file Truth table di un controllore di parità pari.
| Dati ricevuti a 4 bit WXYP | Even Parity Check bit E |
|---|---|
| 0000 | 0 |
| 0001 | 1 |
| 0010 | 1 |
| 0011 | 0 |
| 0100 | 1 |
| 0101 | 0 |
| 0110 | 0 |
| 0111 | 1 |
| 1000 | 1 |
| 1001 | 0 |
| 1010 | 0 |
| 1011 | 1 |
| 1100 | 0 |
| 1101 | 1 |
| 1110 | 1 |
| 1111 | 0 |
Dalla tabella di verità sopra, possiamo osservare che il valore del bit di controllo di parità pari è '1', quando il numero di quelli dispari è presente nei dati ricevuti. Ciò significa che la funzione booleana del bit di controllo della parità pari è un fileodd function. La funzione OR esclusivo soddisfa questa condizione. Quindi, possiamo scrivere direttamente il fileBoolean function di pari controllo di parità bit come
$$ E = W \ oplus X \ oplus Y \ oplus P $$
La figura seguente mostra il file circuit diagram di pari controllo di parità.
Questo circuito è composto da tre Exclusive-OR gatescon due ingressi ciascuno. I gate di primo livello producono output di $ W \ oplus X $ e $ Y \ oplus P $. Il gate OR esclusivo, che si trova al secondo livello, produce un'uscita di $ W \ oplus X \ oplus Y \ oplus P $
Controllo parità dispari
Supponiamo che un ingresso binario a 3 bit, WXY venga trasmesso insieme al bit di parità dispari, P. Quindi, la parola risultante (dati) contiene 4 bit, che verranno ricevuti come ingresso del controllore di parità dispari.
Genera un file odd parity check bit, E. Questo bit sarà zero, se i dati ricevuti contengono un numero dispari di uno. Ciò significa che non ci sono errori nei dati ricevuti. Questo bit di controllo parità dispari sarà uno, se i dati ricevuti contengono un numero pari di uno. Ciò significa che c'è un errore nei dati ricevuti.
Segui la stessa procedura di un controllore di parità pari per implementare un controllore di parità dispari. Ilcircuit diagram di controllo parità dispari è mostrato nella figura seguente.
Lo schema elettrico sopra è costituito da porte Ex-OR nel primo livello e porte Ex-NOR nel secondo livello. Poiché la parità dispari è esattamente opposta alla parità pari, possiamo posizionare un inverter all'uscita del controllore di parità pari. In tal caso, il primo, il secondo e il terzo livello contengono rispettivamente due porte Ex-OR, una porta Ex-OR e un inverter.